0.   引言

有源电子扫描阵雷达具有多功能、多目标、高数据率、高精度等技术特点，是雷达的主流体制，其中数字阵雷达接收机是其核心装备之一，存在设备量大、调试工程量大的突出问题；同时，应用于高速平台的有源阵面也面临着表贴化、轻量化、与平台共形等迫切需求^[1-3]。与以往二维组装电子系统低加工精度的集成工艺不同，采用以现代半导体技术中芯片集成和系统级技术为核心的先进系统集成方案，是实现有源阵面小型化、轻薄化和低成本的关键所在。

在先进系统集成的技术方案中，系统级芯片(SoC) 和系统级封装(SiP)在电子产品设计中的应用正在快速增长。与用单颗芯片来实现系统或子系统功能的SoC相比，SiP具有较低的开发成本、较短的市场进入时间、更为灵活的系统设计，以及异质功能芯片集成等诸多优点^[4-6]。

本文主要探讨相控阵雷达接收机在小型化、轻量化发展路线上的一些考虑，并结合一个具体的工程设计实例，论述在这条技术路线上做出的一些尝试，提出了一种高集成度宽带相控阵雷达接收机阵列结构。在这个实例中，本文在系统集成方案中应用射频集成电路(RFIC)、数模混合电路SoC、无源集成元件(IPD)等高集成度芯片，成功实现了一种S波段射频收发与数模混合一体化SiP，完成了射频收发、数模变换、信道选择和滤波、电源去耦等功能。

1.   数字收发单元

数字相控阵雷达接收机是有源阵面中结构最复杂、处理信号种类最多、元件种类最多的功能模块之一, 其中数字收发单元是数字阵雷达的核心，完成数字T/R组件的功能。数字收发单元包括低功率的数字发射通道和数字接收通道，可完成数字激励信号的产生以及数字接收^[7-8]。数字相控阵雷达接收机功能框图如图 1所示。

图  1  数字相控阵雷达接收机功能框图

Figure  1.  Functional block diagram of digital phased array radar receiver

下载: 全尺寸图片 幻灯片

2.   射频收发与数模混合一体化SiP

2.1   架构设计

随着模数变换器(ADC)、直接数字合成器(DDS)的发展，接收机的数字化程度越来越高，数字电路可处理的模拟信号带宽越来越大。但是，由于数字相控阵雷达通常通道数众多、时钟频率过高，这会带来通道之间的同步问题，目前在很多频段尚难以做到完全数字化，对于低功率信号处理仍需要大量选频、混频、放大、滤波、增益控制等模拟处理^[7-8]。

本文以一种典型的宽带数字收发单元结构为对象，开展小型化、轻薄化设计思路的探索, 对于数字收发单元SiP的关键指标进行了初步限制，如表 1所示。

表  1  数字收发单元SiP关键设计指标

Table  1.  Key design indicators of digital transceiver SiP

关键设计指标	典型值
最高频率	S波段
电源(分模拟、数字)电压/V	5.0, 3.3, 1.8
接收模式电流值/mA	900
发射模式电流值/mA	900
接收链路噪声系数/dB	<7.5
发射功率/dBm	>10
隔离度(RF-LO-IF)/dB	>35

下载: 导出CSV 

| 显示表格

根据芯片集成技术和系统级集成技术的发展，本文对数字收发单元进行了初步功能划分，拟定数字收发单元SiP分模块实现和选型，包括RFIC、数模混合SoC、无源功能集成电路、SiP集成。

2.2   射频收发RFIC

RFIC指采用先进的射频半导体工艺，以放大、变换、校准、比较和传输等手段处理射频/模拟信号的集成电路^[4]。

射频集成芯片根据功率和频率的要求选定工艺。本文设计的射频收发与数模混合SiP中的射频部分具有宽带、低噪声、高线性度的特点，因此选用了锗硅工艺，其中射频信号链路采用双极晶体管实现，数字逻辑电路采用金属栅互补氧化物晶体管实现，兼具实现了高性能的射频放大、混频功能和数字逻辑电路的微型化。最终实现的S波段射频收发芯片面积为3 mm× 3 mm，使用5 V单电源供电，所有对外接口均为单端输入输出，片内实现了50 Ω宽带匹配，无须外接匹配电路, 适用于收发分时工作的雷达和通信系统。

2.3   数模混合SoC

SoC技术是通过一次流片将集成有多个单元的单芯片版图转化成实物芯片的技术，其目前的主流工艺技术包括锗硅工艺技术、硅基金属栅互补氧化物晶体管工艺技术。本文设计的数字收发单元SiP使用的ADC和DDS，采用数模混合SoC技术在金属栅互补氧化物晶体管工艺上流片实现。

2.4   无源功能电路

无源功能电路在数字收发单元中完成阻抗变换、选频、滤波等功能，传统技术上采用低温共烧陶瓷滤波器、声表面波滤波、体声波滤波器、变压器等实现，其尺寸较大。本文采用了一种IPD技术，具有广泛的用途^[9-10]，是系统级集成技术的关键，也是完成本文数字收发单元SiP集成的关键技术。本文设计数字收发单元SiP采用的IPD滤波器，包括射频带通滤波器组、中频带通滤波器和射频低通滤波器，在带内起伏、带外抑制特性上取了折中。

2.5   数字收发单元SiP设计

高密度基板制造和装配技术的进步，促使在狭小的封装内完成原来在印刷电路板(PCB)进行的布线和元器件装配成为了可能。通过高密度布线基板，将表贴元件、金丝键合元件、倒装焊元件装配到基板上。基板根据制作工艺的不同，又分为陶瓷基板、有机基板、IPD基板等。本文射频收发与数模混合一体化SiP采用有机基板设计与制造，其面积为25 mm×25 mm，版图如图 2所示，其完成了数字收发单元的完整功能，包括S波段射频收发、模数变换、数模变换、变频、滤波等。基于IPD技术的多用途性，以后将进一步研究基于IPD基板的微型收发单元。

图  2  本文数字收发单元SiP版图

Figure  2.  Layout of SiP for the designed digital transceiver unit

下载: 全尺寸图片 幻灯片

在如此小的尺寸中集成了如此多的功能单元，温度特性如何是成品能否工程应用的关键。图 3所示为本文设计SiP的温升特性，在环境温度为25.0℃时，温升52.7℃。

图  3  本文数字收发单元SiP工作温度仿真

Figure  3.  Simulation of SiP working temperature for the designed digital transceiver unit

下载: 全尺寸图片 幻灯片

3.   测试

基板制造完成后，由微组装生产线进行贴片、键合，并塑封。塑封SiP不具备围框结构，因此测试需在塑封完成后进行。贴片键合完成后，实物照片如图 4所示。按照图 5所示，设计了SiP测试印制板，并在印制板完成了测试。图 6即为发射链路测试频谱图，DDS产生330 MHz中频信号，经上变频、滤波后输出2.7 GHz~2.9 GHz信号。从图 6中可以看出带内平坦度≤4 dB, 对本振信号的抑制≥50 dBc。接收链路测试频谱如图 7所示，射频信号经射频滤波、下变频、中频滤波后，330 MHz中频功率约为0 dBm，经ADC采样后的频谱图，信噪比≥51 dB, 无杂散动态范围≥65 dBc。

图  4  本文数字收发单元SiP装配成品

Figure  4.  Product of SiP for the designed digital transceiver unit

下载: 全尺寸图片 幻灯片

图  5  本文数字收发单元测试图

Figure  5.  Test diagram of the designed digital transceiver unit

下载: 全尺寸图片 幻灯片

图  6  发射机射频输出频谱

Figure  6.  Radio frequency output spectrum of transmitter

下载: 全尺寸图片 幻灯片

图  7  接收机中频输出(0 dBm)后ADC采样频谱

Figure  7.  ADC sampling spectrum after intermediate frequency output(0 dBm) of receiver

下载: 全尺寸图片 幻灯片

通过与系统原型对比，在基本保证原性能指标的前提下，本文SiP设计采用芯片集成、无源功能集成、SiP系统集成等多种集成技术，取代了原来由数十个分立器件构成的PCB电路，不仅大幅减少了元器件的种类和数量，对接收系统板的电磁噪声、电磁兼容特性、交互调制问题都有所改善。综合工程应用的数据和经验来看，本文设计数字收发单元与传统数字收发单元相比面积减少了60 % 以上；综合多通道接收机工程应用经验，应用此设计的接收机在体积、功耗、重量将会明显地减少，对应综合硬件成本明显降低，而且可靠性和性能指标的一致性都得到了明显的提升，更有利于整机批量应用和维护维修。

4.   结束语

随着芯片集成技术已经成熟，以IPD基板、陶瓷基板、有机基板为基础的具有高精度加工特征的系统集成技术，为系统集成提供了一种工程解决方案，也为芯片集成研制提出了明确的需求。随着系统集成技术的不断突破，尤其是三维系统结构的发展，微型接收机系统将成为可能。根据相控阵雷达接收机阵列应用的特点，系统集成方式须根据具体应用，首先完成系统集成的顶层设计以统筹全局，并在分模块设计实现的基础上完成阵列集成的系统目标。数字收发单元的多通道集成化设计将是今后接收机设计技术研究的热点与重点。